米国のIT企業IBMは、世界で初めて1ナノメートル（10億分の1メートル）未満の半導体製造プロセス技術を公開した。実用化に成功すれば、人工知能（AI）の普及によって増大する演算需要に対応するとともに、電力効率の向上も期待できることから、世界の半導体覇権争いに新たな変数となる見通しだ。
IBMは25日（現地時間）、世界初となる「1ナノメートル未満」のチップ技術である、0.7ナノメートル（7オングストローム）プロセスの「ナノスタック」アーキテクチャを開発したと発表した。半導体製造プロセスにおけるナノメートルは、微細化の度合いを示す単位であり、数値が小さいほど、より高度な微細加工技術を意味する。
ナノスタックアーキテクチャの特徴は、トランジスタ素子を平面上に可能な限り高密度に配置して微細化を進めてきた従来の半導体業界の手法から脱却し、素子を垂直方向に互い違いに積み重ねる積層技術を採用した点にある。IBMは、この技術を活用すれば、爪ほどの大きさのチップに1,000億個のトランジスタを搭載できると説明している。これは、2021年に発表した2ナノメートルチップと比べて、集積密度がおよそ2倍に高まった水準だ。
IBMによると、この技術によってチップの演算性能を50％向上させるか、あるいは電力効率を最大70％高めることが可能だという。また、チップ内部のメモリーであるSRAMの空間効率も40％向上するため、高帯域幅を必要とするAI向け半導体の設計にも有利になると見込まれている。
IBMリサーチ半導体部門でグローバル研究開発（R&D）を統括する副社長のフイミン・ブー氏は、「AIコンピューティング時代には誰もがより高い性能を求める一方で、急増する電力コストまで負担したいとは考えていない」と述べ、「今回の技術は、性能を向上させると同時に電力負担も軽減できるという点で、AIにとって重要な意味を持つ」と強調した。
IBMはまた、この技術は中央処理装置（CPU）やグラフィックス処理装置（GPU）など、さまざまな半導体に適用可能な汎用技術だと説明した。実際の生産開始時期については、最短で5年後との見通しを示した。ただし、量産化までには技術的に克服すべき課題が少なくないことから、さらに時間を要する可能性があるとの見方も出ている。
今回の技術発表は、TSMC、サムスン電子、インテルの3社による競争が続くファウンドリー（半導体受託製造）市場にも、新たな変数として作用する見通しだ。IBMは日本のファウンドリー企業ラピダスと提携関係を結んでおり、現在、ラピダスに2ナノメートル製造プロセス技術を移転している。ただし、今回の発表では、具体的な商用化パートナーについては明らかにしなかった。
コメント0